少说废话,多做实事。 微信订阅号 不忘出芯

Verilog错误大全(3) 系统集成

上一篇 / 下一篇  2018-04-10 06:22:45 / 个人分类:Verilog


芯片是沙子做的,做不好就成了砖。


在系统(Soc)集成中,怎样才能避免出来的芯片是块砖头呢?需要考虑下面这些坑。


1

电源


  • 确认IO和Core电源正确连接

  • 是否有上电顺序

  • 供电能力

  • 模拟IP的参考电压、电流源

  • 低功耗模式切换不要出现死锁


2

IO



  • IO工艺库:电源、层次、驱动能力

  • IO复用逻辑


3

复位


  • POR、PMU、OSC之间的时序

  • 复位网络延迟:各种sync cell,跨时钟域


4

时钟


  • 确认有一个时钟能用:功能模式,低功耗模式,不稳定模式,出错模式

  • 时钟切换电路:防glitch,防死锁


5

调试接口



  • 硬件可以控制和测量的信号

  • 可以读写控制寄存器

  • 关键IP可以单独测试



6

Hello World



  • 能够运行一个最简单的功能:比如跑马灯,或者读一个寄存器。



以上可以说明芯片是“动”起来了,接下来才是功能和性能。

  • mission mode:主要功能

  • performance : 面积、功耗、频率、带宽、可靠性、可量产…


TAG: SoC soc SOC verilog Verilog 电源 复位 时钟 集成

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

ic7x24

ic7x24

少说废话,多做实事。记录关于芯片设计的点点滴滴。同步更新微信订阅号:不忘出芯,欢迎关注,共同讨论学习。

我的栏目

日历

« 2019-01-14  
  12345
6789101112
13141516171819
20212223242526
2728293031  

数据统计

  • 访问量: 6717
  • 日志数: 8
  • 建立时间: 2018-04-03
  • 更新时间: 2018-12-30

RSS订阅

Open Toolbar
博聚网