项目流程-实施3

上一篇 / 下一篇  2016-06-12 23:14:45 / 个人分类:验证杂谈


实施描述:subchip逻辑网表交付后端;FPGA完成关键数据路径的通流;全片系统验证通包;

input:  
          1. 模块RTL代码
          2.芯片subchip划分方案
          3.FPGA 可综合RTL
          4. FPGA测试方案
          5.FPGA测试用例
          6.芯片系统验证环境

output:
           1. FPGA完成关键数据路径通流
           2.全片系统验证通包;
            3.各subchip的SDC完成评审
           4.各shuchip完成DC和Formality评审
           5.各subchip完成DC报告评审
           6.各sucbhip完成CDC报告评审
           7.各subchip的逻辑网表就绪
           8.MemoryCompiler脚本锁定
           9.Pre-mask Eco流程建立
          

TAG: 项目

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

日历

« 2019-01-16  
  12345
6789101112
13141516171819
20212223242526
2728293031  

数据统计

  • 访问量: 98051
  • 日志数: 246
  • 建立时间: 2016-03-25
  • 更新时间: 2017-05-19

RSS订阅

Open Toolbar
博聚网